

lab 4-1: 卷积模块

1. 实验环境

1. 操作系统: Windows 10+ 22H2, Ubuntu 22.04+
2. VHDL: Verilog, SystemVerilog

2. 实验目的

1. 学习使用 SystemVerilog 的 struct、package 等高级语法
2. 学习掌握卷积操作的设计和实现
3. 学习 valid-ready 的握手协议

3. 实验报告

3.1 每一步的过程&截图和解释 80%

1. ConvOperator部分代码

这部分主要说明卷积模块的状态切换方式: 先接收输入, 再等待内部乘法和加法完成, 最后把结果统一送到输出端。

```
1  always@(posedge clk or posedge rst) begin
2      if(rst) begin
3          state_reg <= RDATA;
4          in_ready <= 1;
5          out_valid <= 0;
6      end
7      else begin
8          case(state_reg)
9
10             // RDATA (recieve data):
11             // 初始状态; 数据接收状态, 和 shift 握手接收数据, 接收到数据后进入
12             // WORK 状态,
13             // 并启动乘法器, 清空所有 vector_stage 中间寄存器的 valid 值。
14
15             RDATA: begin
16                 in_ready <= 1;
17                 out_valid <= 0;
18                 if(in_valid && in_ready) begin
19                     state_reg <= WORK;
20                     in_ready <= 1;
21                     out_valid <= 0;
22                 end
23             end
24
25             // WORK (work):
```

```

25         // 工作状态，等待乘法器、并行加法器依次执行计算，并把最后的计算结果存
        入 vector_stage2 电路。
26         // 在 vector_stage2 寄存器的 valid 信号被设置为 1 之后进入
        TDATA 状态。
27
28         WORK: begin
29             in_ready <= 0;
30             out_valid <= 0;
31             if(vector_stage2.valid) begin
32                 //所有的乘法器都同时输出一个时钟刻的finish,导致
                 vector_stage2.valid只有一个时钟周期有效，比较脆弱。
33                 //可以考虑改成valid-finish的握手协议。
34                 state_reg <= TDATA;
35                 result <= vector_stage2.data;
36             end
37         end
38
39         // TDATA (tansmit data):
40         // 数据发送状态，和 caller 进行握手发送 result，发送完毕后返回
        RDATA 状态。
41
42         TDATA: begin
43             in_ready <= 0;
44             out_valid <= 1;
45             if(out_ready && out_valid) begin
46                 state_reg <= RDATA;
47                 in_ready <= 0;
48                 out_valid <= 0;
49             end
50         end
51
52         default: state_reg <= RDATA;
53     endcase
54 end
55 end
56 //ConvOperator 输入的 data 和 kernel 送入乘法器执行乘法操作。
57 //在乘法计算结束后，将乘法器输出的结果保存到 vector_stage1 寄存器组中，寄存器的
    valid 设置为 1，表示数据有效。
58 //vector_stage1 寄存器中的结果通过并行加法树累加得到最终结果，保存到
    vector_stage2 寄存器中，valid 设置为 1.
59 //vector_stage2 的内容就是最后的 result，通过这个模块的输出端口输出给 caller。
60 Conv::result_t add_tmp [Conv::LEN-1:1] /* verilator split_var */;
61 logic valid_tmp [Conv::LEN-1:1] /* verilator split_var */;
62 generate
63     for(genvar i = 0; i < Conv::LEN; i = i + 1) begin
64         Multiplier #(
65             .LEN(Conv::WIDTH)
66         )mul(
67             .clk(clk),
68             .rst(rst),
69             .multiplicand(kernel.data[i]),

```

```

70         .multiplier(data.data[i]),
71         .start(state_reg == WORK),
72         .product(vector_stage1[i].data),
73         .finish(vector_stage1[i].valid)
74     );
75 end
76 for(genvar i = 1; i < Conv::LEN; i = i + 1) begin
77     if(i < Conv::LEN/2) begin
78         //assign add_tmp[i] = add_tmp[i*2] + add_tmp[i*2+1];
79         Adders #(
80             .LENGTH(VECTOR_WIDTH)
81         ) add(
82             .a(add_tmp[i*2]),
83             .b(add_tmp[i*2+1]),
84             .c_in(1'b0),
85             .s(add_tmp[i]),
86             .c_out()
87         );
88         assign valid_tmp[i] = valid_tmp[i*2] & valid_tmp[i*2+1];
89         // 加法器的结果输出作为下一级加法器得输入
90         // 参考了数据结构的 heap
91     end else begin
92         wire [VECTOR_WIDTH-1:0] data1 = vector_stage1[(i-
93             Conv::LEN/2)*2].data;
94         wire [VECTOR_WIDTH-1:0] data2 = vector_stage1[(i-
95             Conv::LEN/2)*2+1].data;
96         wire valid1 = vector_stage1[(i-Conv::LEN/2)*2].valid;
97         wire valid2 = vector_stage1[(i-Conv::LEN/2)*2+1].valid;
98         //assign add_tmp[i] = data1 + data2;
99         Adders #(
100             .LENGTH(VECTOR_WIDTH)
101         ) add(
102             .a(data1),
103             .b(data2),
104             .c_in(1'b0),
105             .s(add_tmp[i]),
106             .c_out()
107         );
108         assign valid_tmp[i] = valid1 & valid2;
109         // 乘积运算结果两两相加
110     end
111 end
112 assign vector_stage2.data = add_tmp[1];
113 assign vector_stage2.valid = valid_tmp[1];
114 endgenerate

```

2. Shift部分代码

Shift 模块负责接收外部输入并把它们保存在移位寄存器中，再把稳定的数据送给卷积模块。这样前后级就可以通过 ready/valid 对齐节拍。

```

1  always@(posedge clk or posedge rst) begin
2      if(rst) begin
3          state_reg <= RDATA;
4          in_ready <= 1'b1;
5          out_valid <= 1'b0;
6      end
7      else begin
8          case(state_reg)
9
10             // RDATA(receive data):
11             // 接收数据状态, Shift 模块和外部的 caller 握手载入 in_data 数据,
12             // 此时不向后端的 ConvOperator 发送数据。当接收到数据之后进入 TDATA
13             // 状态。
14             RDATA: begin
15                 if(in_valid && in_ready) begin
16                     data_reg <= {in_data, data_reg[Conv::LEN-1:1]};
17                     if(out_ready) begin
18                         state_reg <= TDATA;
19                         in_ready <= 1'b0;
20                         out_valid <= 1'b1;
21                     end
22                 end
23             end
24
25             // TDATA(transmit data):
26             // 发送数据状态, Shift 模块和后端的 ConvOperator 握手发送数据
27             // data,
28             // 此时不接收来自 caller 的数据。当发送数据之后进入 RDATA 状态。
29             TDATA: begin
30                 if(out_ready && out_valid) begin
31                     state_reg <= RDATA;
32                     in_ready <= 1'b1;
33                     out_valid <= 1'b0;
34                 end
35             end
36
37         endcase
38     end
39 end
40
41 genvar i;
42 generate
43     for (i = 0; i < Conv::LEN; i = i + 1) begin
44         assign data.data[i] = data_reg[i];
45     end
46 endgenerate

```

3.1.1 仿真通过, 输出 `success!!!` 40%

```
cd /home/parallels/sys1-sp26/src/lab4-1/build/verilate; ./Testbench
simulate result: 5c1270934becfd6ac3a6633610ea16e0
simulate result: 9e8c3c630b84e51e41753456e3b97e60
simulate result: 54aeb66f2437bdd719a2fd235bc8d8b0
simulate result: 5495f9d066b1d0e5dc35af7a34fce8ec
simulate result: c4910c537ad47e034ab9e8b0599e739c
simulate result: d1e5171b8bf90217f590b91d7f38c0a2
simulate result: bc334ae758c313327ac7f3271738c01e
simulate result: a0c224698ea1170b8a165520557ca256
simulate result: 324398a189dc1f0dba48ff52c664694a
simulate result: 576573c1c181ea4c540c3b34a09a78c0
simulate result: 54e03c68901b18f3142f42fa3f534bf4
simulate result: 5495f9d066b1d0e5dc35af7a34fce8ec
simulate result: c4910c537ad47e034ab9e8b0599e739c
simulate result: d1e5171b8bf90217f590b91d7f38c0a2
simulate result: bc334ae758c313327ac7f3271738c01e
simulate result: a0c224698ea1170b8a165520557ca256
success!!!
- /home/parallels/sys1-sp26/src/lab4-1/sim/testbench.sv:51: Verilog $finish
```

Image 1

3.1.2 综合实现卷积单元 40%




Image 2

3.2 解释仿真测试样例和下板的顶层结构为什么满足 valid-ready 握手协议。20%

仿真测试样例中，输入端只有在 `in_valid` 和 `in_ready` 同时有效时才采样数据，采样后的值会被寄存器保存，所以不会丢失。输出端在结果稳定后才拉高 `out_valid`，并保持到 `out_ready` 到来为止。

下板时也是同样的逻辑：`Shift` 先缓存并移位，`ConvOperator` 再做计算。前后级靠 `ready/valid` 对齐，因此能保证数据完整并满足握手协议。