

# lab 1-1：八选一多路选择器

## 1. 实验环境

- EDA 工具: [Ngspice](#), [Logisim-evolution](#)
- 操作系统: Windows 11 24H2, Ubuntu 24.04
- VHDL: Verilog

## 2. 实验目的

- 掌握用于设计和仿真数字逻辑电路的 Logisim 的基本使用方法，并使用其进行电路设计
- 掌握多路复用器和加法器的内部结构和功能
- 利用原理图所产生的 Verilog 代码进行学习

## 3. 实验报告 50%

### 3.1 四路选择器原理图 3%

与文档略有不同，把两个二路与门合成一个三路与门。




Image 1

## 3.2 八路选择器代码解释 5%

把mux1和mux2的输出作为mux0的输入，S[2]作为mux0的选择信号，如果是0，选择o1，如果是1，选择o2，最终输出O。  
s2, (s1, s0), 先选择s1和s0选择I0-I3或者I4-I7，再根据s2选择o1或者o2输出O。

```
1 module Mux8T1_1(  
2     input [7:0] I,  
3     input [2:0] S,  
4     output O  
5 );  
6     //your verilog code  
7     wire o1, o2;  
8     Mux4T1_1 mux1(.I0(I[0]), .I1(I[1]), .I2(I[2]), .I3(I[3]), .s(S[1:0]),  
9 .O(o1));  
10    Mux4T1_1 mux2(.I0(I[4]), .I1(I[5]), .I2(I[6]), .I3(I[7]), .s(S[1:0]),  
11 .O(o2));  
12    //实例化两个四路选择器  
13    //注意大小写!!  
14    Mux2T1 mux0(.I0(o1), .I1(o2), .S0(S[2]), .O(O));  
15    //把mux1和mux2的输出作为mux0的输入，S[2]作为mux0的选择信号，  
16    //如果是0，选择o1，如果是1，选择o2，最终输出O。  
17    //s2, (s1, s0), 先选择s1和s0选择I0-I3或者I4-I7，  
18    //再根据s2选择o1或者o2输出O。  
19 endmodule  
20  
21 module Mux2T1(  
22     input I0,  
23     input I1,  
24     input S0,  
25     output O  
26 );  
27     assign O = S0 ? I1 : I0;  
28 endmodule  
29 //补充定义Mux2T1模块，实现2选1多路选择器。
```

Fence 1

## 3.3 TestBench 设计 5%

给出Mux8T1\_1的TestBench测试程序。分别选择I[0]-I[7]，输入的八位数据为0b10101010。

- 根据carry老师的建议，更改了测试脚本。

我试图采用for循环，但是寄存器会溢出，S被重置为0，进而导致死循环。

```
1     initial begin  
2         //your test sample  
3         I = 8'b10101010;  
4         S=0; #5;S=1; #5;S=2; #5;S=3; #5;  
5         S=4; #5;S=5; #5;S=6; #5;S=7; #5;  
6  
7         I = 8'b11110000;  
8         S=0; #5;S=1; #5;S=2; #5;S=3; #5;  
9         S=4; #5;S=5; #5;S=6; #5;S=7; #5;
```

```

10
11     I = 8'b11001100;
12     S=0; #5;S=1; #5;S=2; #5;S=3; #5;
13     S=4; #5;S=5; #5;S=6; #5;S=7; #5;
14     $finish;
15 end

```

Fence 2

## 3.4 其余实验步骤及截图 10%

### 3.4.1 仿真 Verilog 设计

- 这是 *Mux8T1\_1* 的波形图。

更改前：




Image 2

更改后：




Image 3




Image 4

- 这是  $Mux4T1\_4$  的波形图。(lab1-2的正文部分)




Image 5

## 3.4.2 Vivado 上板验证

### 3.4.2.1 xdc 文件（根据lab0的图片中的引脚数据）

```
1  ## IO
2  set_property PACKAGE_PIN {J15} [get_ports {SW[0]}]
3  set_property IOSTANDARD {LVCMOS33} [get_ports {SW[0]}]
4  set_property PACKAGE_PIN {L16} [get_ports {SW[1]}]
5  set_property IOSTANDARD {LVCMOS33} [get_ports {SW[1]}]
6  set_property PACKAGE_PIN {M13} [get_ports {SW[2]}]
7  set_property IOSTANDARD {LVCMOS33} [get_ports {SW[2]}]
8  # add IO
9  set_property PACKAGE_PIN {R15} [get_ports {SW[3]}]
10 set_property IOSTANDARD {LVCMOS33} [get_ports {SW[3]}]
11 set_property PACKAGE_PIN {R17} [get_ports {SW[4]}]
12 set_property IOSTANDARD {LVCMOS33} [get_ports {SW[4]}]
13 set_property PACKAGE_PIN {T18} [get_ports {SW[5]}]
14 set_property IOSTANDARD {LVCMOS33} [get_ports {SW[5]}]
15 set_property PACKAGE_PIN {U18} [get_ports {SW[6]}]
16 set_property IOSTANDARD {LVCMOS33} [get_ports {SW[6]}]
17 set_property PACKAGE_PIN {R13} [get_ports {SW[7]}]
18 set_property IOSTANDARD {LVCMOS33} [get_ports {SW[7]}]
19 set_property PACKAGE_PIN {T8} [get_ports {SW[8]}]
20 set_property IOSTANDARD {LVCMOS33} [get_ports {SW[8]}]
21 set_property PACKAGE_PIN {U8} [get_ports {SW[9]}]
22 set_property IOSTANDARD {LVCMOS33} [get_ports {SW[9]}]
23 set_property PACKAGE_PIN {R16} [get_ports {SW[10]}]
24 set_property IOSTANDARD {LVCMOS33} [get_ports {SW[10]}]
25 set_property PACKAGE_PIN {H17} [get_ports {LD0}]
26 set_property IOSTANDARD {LVCMOS33} [get_ports {LD0}]
```

Fence 3

### 3.4.2.2 top 文件

```
1  module top(
2      input [7+3:0] SW,
3      output LD0
4  );
5      // add connection from FPGA IO to the main
6      //在 src/lab1-1/syn 中补全 top 文件和 xdc 文件,
7      //然后用 GUI 模式或者 batch 模式综合下板。其中输入 I0-I7 S0-S2
8      //对应板子从右到左的前十个开关, LD0 对应从右到左的第一个 LED。
9      Mux8T1_1 ldut(
10         .I(SW[7:0]),
11         .S(SW[10:8]),
12         .O(LD0)
13     );
14 endmodule
```

Fence 4

3.4.2.3 上板图片（部分）




Image 6

3.5 思考题

在实验中我们已经拥有了  $Mux4$ （控制的信号数） $T1\_1$ （输入的位数），实际上它是由如 下图中展示的结构组成，思考如下问题，请在报告中给予解答。




Image 7



- $Mux2T1\_1$  是两个 AND，一个 OR 和一个 NOT 组成的简单结构，它是由哪种 decoder 和 AND-OR 结构组成的 5%

1-bit decoder (1位译码器)，由输入  $S$  和一个非门构成。

与AND-OR结构共同构成  $Mux2T1\_1$

- $Mux4T1\_1$  是如何组成的 6%

输入  $S$  的低位分别经过两个 1-bit decoder，其输出分别作为 1-bit decoder 的输入。1-bit decoder 的开关是  $S$  的高位。

也可以根据文档的思路，建立类似“查找表”的结构，当两位分别匹配时选择该路：




Image 8

与AND-OR结构共同构成  $Mux4T1\_1$

- $Mux8T1\_1$  是如何组成的 6%

“用  $Mux4T1\_1.v$  为基础加一个二路选择器编写  $Mux8T1\_1.v$ ”

输入  $S$  的低二位分别经过两个 2-bit decoder，其输出分别作为 1-bit decoder 的输入。

1-bit decoder 的开关是  $S$  的高位。

与AND-OR结构共同构成  $Mux8T1\_1$

- 那么  $Mux2^mT1\_n$  是如何构成的呢 10%

输入  $S$  的低  $(m - 1)$  位分别经过两个  $(m-1)$ -bit decoder，其输出分别作为 1-bit decoder 的输入。1-bit decoder 的开关是  $S$  的高位。

与AND-OR结构共同构成  $Mux2^mT1\_1$

$n$  个  $Mux2^mT1\_1$  的组合形成复合多路选择器  $Mux2^mT1\_n$

# lab 1-2: 七段数码管译码器设计与应用

## 1. 实验目的

- 掌握使用 Verilog 语言进行电路设计的方法
- 掌握七段数码管显示译码器 (MC14495) 的内部电路结构及其设计
- 实现 [Nexys A7](#) 开发板七段数码管十六进制数显示

## 2. 实验报告 50%

### 2.1 译码管设计 10%

不要大段贴代码，所以我贴一部分

```
1 // fill your code for decoder of b-g and p
2 // 输出为0是通电
3 wire b_or, b_result;
4 assign b_or = and_gate[5] | and_gate[6] | and_gate[11] | and_gate[12] |
  and_gate[14] | and_gate[15];
5 assign b_result = b_or | LE;
6 assign b = b_result;
7
8 wire c_or, c_result;
9 assign c_or = and_gate[2] | and_gate[12] | and_gate[14] | and_gate[15];
10 assign c_result = c_or | LE;
11 assign c = c_result;
12
13 wire d_or, d_result;
14 assign d_or = and_gate[1] | and_gate[4] | and_gate[7] | and_gate[10] |
  and_gate[15];
15 assign d_result = d_or | LE;
16 assign d = d_result;
17
18 assign p = ~point | LE;
```

Fence 5

### 2.2 复合多路选择器及语法分析比较 10%

#### ④ Note

使用 ?: 语法

简单易读。但是嵌套过多时可读性下降

```
1 module Mux4T1_32(...);
2     assign O=S[1] ? (S[0] ? I3 : I2) : (S[0] ? I1 : I0);
3 endmodule
```

Fence 6

#### ④ Note

多个一位多路选择器组合



模块化，硬件结构直观。但是需要依赖其他模块。

```
1 module Mux4T1_32(...);
2     Mux4T1_1 m1(I3[0], I2[0], I1[0], I0[0], O[0], S);
3     Mux4T1_1 m2(I3[1], I2[1], I1[1], I0[1], O[1], S);
4     Mux4T1_1 m3(I3[2], I2[2], I1[2], I0[2], O[2], S);
5     Mux4T1_1 m4(I3[3], I2[3], I1[3], I0[3], O[3], S);
6     //...
7     //显然很麻烦，可以考虑用循环(?)
8 endmodule
```

Fence 7

#### Note

if-else语法

可读性强。需要reg输出。

```
1 module Mux4T1_32(...
2     output reg [31:0] O
3 );
4     always @(*) begin
5         if (S[1]) begin
6             if (S[0]) O = I3;
7             else O = I2;
8         end
9         else begin
10            if (S[0]) O = I1;
11            else O = I0;
12        end
13    end
14 endmodule
```

Fence 8

## 2.3 综合实现数码管 10%

- 波形图：




Image 9

- 上板图片 (3250101697):




Image 10

## 2.4 思考题

- 阅读 `repo/sys-project/lab1-2/sim/testbench.v` 的测试样例，尝试将 `for` 语句展开为初始化序列，然后写出你对 `for` 语句的理解 10%

```
1 for(i=0;i<8;i=i+1)begin
2     data=i[3:0];
3     #5;
4 end
```

Fence 9

展开后：

```
1 data=4'h0;
2 #5;
3 data=4'h1;
4 #5;
5 data=4'h2;
6 #5;
7 data=4'h3;
8 #5;
9 data=4'h4;
10 #5;
11 data=4'h5;
12 #5;
13 data=4'h6;
14 #5;
15 data=4'h7;
16 #5;
```

Fence 10

`for` 是循环语句，可以重复执行一段代码，替代手动赋值。语法与C语言的 `for` 类似。

区别：在硬件描述语言中，`for` 循环的每一次迭代实际上是生成多个并行的硬件电路。

- 对于各种多路选择器的写法进行比较，请写出你最喜欢的多路选择器语法，并给出理由 10%

最喜欢的两个：1.级联，因为结构直观，便于理解；2.索引，因为代码简洁。

- 有兴趣的同学请自行阅读 `repo/sys-project/lab1-2/syn` 的代码细节，分享你的心得体会。




Image 11

# 心得体会

好玩，做lab1的时候正好过生日，于是做了个字母版本的：



Image 12

另外，vivado成功在mac上的虚拟机跑通了，Batch可以直接下板。




Image 13